|
| Автор | Сообщение |
|---|
|
|
|
Newbie
Всего записей: 0 :
Дата рег-ции: Сент. 2006 : |
Цитата:| Тебе про устройство оперативной памяти, и в частности, 30-пинового модуля, лекцию прочитать, что ли? |
Читай! 
-----
Cars |
|
| Вернуться к началу |
|
 |
|
|
|
Newbie
Всего записей: 0 :
Дата рег-ции: N/A : |
Ну вот, взрослый дядька, а издеваешься 
Ладно, авось действительно кому-нибудь и пригодится.
Мозги представляют собой набор матриц ячеек. Каждая матрица соответствует одному биту на шине памяти. Матрица имеет n столбцов и m колонок, в классическом случае n=m, т.е. матрица квадратная. Каждая ячейка матрицы представляет собой конденсатор и запирающий его полевой транзистор, и может хранить один бит. Адресовать каждую ячейку матрицы за один такт было бы накладно, поэтому схема работы с памятью выглядит примерно так:
а) контроллер памяти выставляет на шине адреса модуля памяти адрес строки, в которой находится нужная процессору ячейка памяти
б) контроллер памяти посылает в модуль памяти сигнал RAS (row address strobe - строб адреса строки)
в) модуль по получению строба запоминает адрес строки
г) контроллер выставляет адрес колонки, в которой находится нужная ячейка
д) контроллер посылает сигнал CAS (column address strobe)
е) модуль делает активными ячейки в соответствующей строке и колонке всех его матриц
ж) контроллер, если хочет записать в ячейку, выставляет сигнал WE (write enable)и бросает данные на шину данных модуля. Если хочет считать, то не выставляет.
з) модуль, в зависимости от наличия сигнала WE, либо пишет в ячейки то, что находится на шине данных, либо наоборот, выдает содержимое ячеек на шину данных.
Вот такая загогулина
Вот, например, тут можно посмотреть выводы 30-пинового модуля.
http://www.interfacebus.com/Memory_Modules_30Pin_SIMM_PinOut.html
Как видно, у него 8 линий данных (Data0-Data7) и 12 линий адреса (Address0-Address11). Т.е. он (при максимальной емкости) представляет собой 8 матриц размером 2^12 х 2^12 = 4096 х 4096. Т.е. максимальный объем его составляет 8*16777216 бит = 16Мб. Если модуль 4Мб, в нем будут использоваться только линии Address0-Address10, если 1Мб, то Address0-Address9 |
|
| Вернуться к началу |
|
|
|
|
|
Newbie
Всего записей: 0 :
Дата рег-ции: Окт. 2006 : |
Веселая лекция, но есть одно но. Прочитай датащит на HYB5117805BSJ ( http://www.chipinfo.ru/vstock/search.html?keyword=HYB5117805BSJ ). Там матрица 11 линий RAS и 10 линий CAS, что при 8ми битной организации составляет ровно 2Мбайта (2048x1024x8). Эти микрухи в количестве 4х штук спаяны с SIMM72 объемом 8Мб. Это не является исключением. Так что количество линий адресов у DRAM не позволяет 100% определить ее емкость, можно сказать только теоретический максимум.
А по работе собсна DRAM на основе конденсаторов:
Матрицу памяти обслуживает логика. Сама матрица трехмерна: RASxCASxDx, т.е. третим измерением является разрядность. Абсолютного диэлектрика нету, к тому же затвор транзистора тоже имеет утечку, поэтому существует линейка сверхчуствительных компараторов, количество которых равно разрядности RAS. Эти компараторы построены на основе классической схемы транзисторного триггера, только на полевых транзисторах с изолированным затвором. Один вход питается опорным напряжением, второй подключается к емкостному элементу. Т.е. при защелкивании RAS, к этой линейке подключается целая строка ячеек. При сравнении напряжения, триггер-компаратор перекидывается и начинает подпитывать ячейку памяти. Происходит регенерация целой строки. Затем при защелкивании CAS мультиплексор выбирает один из компараторов, мощности которого хватает раскачать буферный усилитель. При записи происходит обратный эффект - мощный буфер опрокидывает триггер-компаратор, который сразу же перезаряжает потенциалом подключенную ячейку памяти. Поэтому, регенерация происходит построчно. Если очень интересно - могу даже схему выложить.
(Отредактировано автором: 25 Августа, 2006 - 22:50:25)
-----
nothing |
|
| Вернуться к началу |
|
|
|
|
|
Newbie
Всего записей: 0 :
Дата рег-ции: N/A : |
HardWareMan
Цитата:| что количество линий адресов у DRAM не позволяет 100% определить ее емкость, можно сказать только теоретический максимум. |
Это само собой, я так и писал Что касается ассимметричного количества линий CAS/RAS, это действительно возможно, никто и не спорит... но только не в SIMM модулях. Эти микросхемы предназначены для других целей. |
|
| Вернуться к началу |
|
|
|
|
|
Newbie
Всего записей: 0 :
Дата рег-ции: Окт. 2006 : |
Я спаял эти микрухи именно с симок, хоть и с 72-пиновых. Так что не исключена подобная ситуация и с 30ти пиновыми.
-----
nothing |
|
| Вернуться к началу |
|
|
|
|
|
Newbie
Всего записей: 0 :
Дата рег-ции: N/A : |
HardWareMan
Не думаю. 72-пиновые симмы честно сообщают свою емкость контроллеру памяти (у них для этого есть 4 сигнальные линии). 30-пиновый симм ничего такого не имеет, а усложнять логику контроллера, так чтобы он сам определял, сколько там доступно линий CAS и RAS по-отдельности, вряд ли стали бы в 80-е годы. Во всяком случае, старый добрый Intel 8203 и его близкие потомки на такое не способны Ну и в конце-концов... не было же ни 2-мегабайтовых, ни 8-мегабайтовых модулей SIMM-30! |
|
| Вернуться к началу |
|
|
|
|
|
Newbie
Всего записей: 0 :
Дата рег-ции: Сент. 2006 : |
Цитата:| 2-мегабайтовых, ни 8-мегабайтовых модулей SIMM-30! |
да были 2 мегабайтные! из EC-1863 мы их навыдирались, из BM-2001 тоже.
Короче как найду 32мб - фотку кину... но помню, что очень напоминает мой кингстон (имхо тоже закрыта радиатором, тока в 2-2.5 раза толще).
p.S. вытягивались из Compaq 70 и IBM PS/2 (модель не помню, но модули одинаковые).
-----
Cars |
|
| Вернуться к началу |
|
|
|
|
|
Newbie
Всего записей: 0 :
Дата рег-ции: Сент. 2006 : |
16 мегабайтная сим 30 пин у соседа как сувинир висит.
(Отредактировано автором: 26 Августа, 2006 - 12:23:43) |
|
| Вернуться к началу |
|
|
|
|
|
Newbie
Всего записей: 0 :
Дата рег-ции: Сент. 2006 : |
дык 16мб 30пин никто и не оспаривает
-----
Cars |
|
| Вернуться к началу |
|
|
| Версия для печати :: Поиск в теме |
